

(11) Publication number:

2000-284326

(43) Date of publication of application: 13.10.2000

(51) Int.CI.

G02F 1/1365

G09F 9/30

G09F 9/35

H01L 29/786

H01L 21/336

H04N 5/66

(21) Application number: 11-089437

(71)Applicant: HITACHI LTD

(22) Date of filing:

30.03.1999


(72) Inventor: **KANEKO TOSHITERU** 

TAKAHATA MASARU **OCHIAI TAKAHIRO** 

# (54) LIQUID CRYSTAL DISPLAY DEVICE AND ITS PRODUCTION

(57) Abstract:

PROBLEM TO BE SOLVED: To simplify the patterning process of wiring and electrodes, to maintain connection stability at the terminals of wiring and to improve reliability of the product. SOLUTION: This device consists of an active matrix substrate, a color filter substrate and a liquid crystal layer 18 of a liquid crystal compsn. held in the gap between the active matrix substrate and the color filter substrate. The active matrix substrate is prepared by forming gate wiring (electrodes) 2, 3, gate insulating layer 4, semiconductor layer 5, contact layer 6, source and drain wirings 8, 9, passivation layer 10 and pixel electrode 11 on the inner face of an insulating substrate 1. The color filter substrate is prepared by forming a color filter layer 14, smoothening layer 15, common electrode 16 and insulating protective layer 17 on the inner face of an insulating substrate 12. In this device, the gate wiring 2, 3 and source and drain wirings 7, 8 consist of



laminar wirings of an alloy layer 3 and an aluminum alloy layer 2. The alloy layer essentially comprises molybdenum and contains at least one of chromium, titanium, tantalum and niobium as the additive elements which dissolves molybdenum as a sold soln.

# **LEGAL STATUS**



[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公閱番号 特開2000-284326 (P2000-284326A)

(43) 公開日 平成12年10月13日(2000.10.13)

(51) Int.Cl. <sup>7</sup>		酸別記号		FΙ			Ŧ	-マコード(参考)
G02F	1/1365			G 0 2 F	1/136		500	2H092
G09F	9/30	3 3 5		G09F	9/30		3 3 5	5 C 0 5 8
	9/35	307			9/35		307	5 C 0 9 4
H01L	29/786			H 0 4 N	5/66		102A	5 F 1 1 0
	21/336			H01L	29/78		616K	
			審査請求	未請求 請求	ママック (項の数4	OL	(全 11 頁)	最終頁に続く

(21)出願番号

特願平11-89437

(22)出願日

平成11年3月30日(1999.3.30)

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72)発明者 金子 寿輝

千葉県茂原市早野3300番地 株式会社日立

製作所電子デバイス事業部内

(72)発明者 高島 勝

千葉県茂原市早野3300番地 株式会社日立

製作所電子デバイス事業部内

(74)代理人 100078134

弁理士 武 顕次郎


最終頁に続く

## (54) 【発明の名称】 液晶表示装置とその製造方法

#### (57)【要約】

【課題】配線や電極のバターニング工程を簡素化し、配 線の端子部での接続安定性を確保して製品の信頼性を向 上する。

【解決手段】絶縁基板1の内面にゲート配線(電極) 2、3、ゲート絶縁層4、半導体層5、コンタクト層 6、ソースおよびドレイン配線8、9、パッシベーション層10、画素電極11を形成したアクティブマトリクス基板と、絶縁基板12の内面にカラーフィルタ層14、平滑層15、共通電極16、絶縁保護層17を形成したカラーフィルタ基板の対向間隙に液晶組成物からなる液晶層18を挟持してなり、ゲート配線2、3、ソースおよびドレイン配線7、8がモリブデンを主成分とし、モリブデンを固溶するクロム、チタン、タンタル、ニオブのうちの少なくとも1つ以上を添加元素として含む合金層3とアルミニウム合金層2との積層配線で構成した。



#### 【特許請求の範囲】

【請求項1】絶縁基板の内面にゲート配線、ゲート絶縁 層、半導体層、コンタクト層、ソースおよびドレイン配 線、パッシベーション層、画素電極を形成したアクティ ブマトリクス基板と、絶縁基板の内面にカラーフィルタ 層、平滑層、共通電極、絶縁保護層を形成したカラーフ ィルタ基板と、前記アクティブマトリクス基板とカラー フィルタ基板の対向間隙に液晶組成物からなる液晶層を 挟持してなり、

前記ゲート配線、ソースおよびドレイン配線がモリブデ 10 ンを主成分とし、モリブデンを固溶するクロム、チタ ン、タンタル、ニオブのうちの少なくとも1つ以上を添 加元素として含む合金層と、アルミニウム合金層との積 層配線で構成したことを特徴とする液晶表示装置。

【請求項2】前記ゲート配線がモリブデンークロム合 金、またはチタン合金とアルミニウム合金の2層からな り、前記ソースおよびドレイン配線がモリブデンークロ ム合金、またはチタン合金とアルミニウム合金、モリブ デンークロム合金またはチタン合金の3層構造からなる ことを特徴とする請求項1に記載の液晶表示装置。

【請求項3】絶縁基板の内面にゲート配線、ゲート絶縁 層、半導体層、コンタクト層、ソースおよびドレイン配 線、パッシベーション層、画素電極を形成したアクティ ブマトリクス基板と、絶縁基板の内面にカラーフィルタ 層、平滑層、共通電極、絶縁保護層を形成したカラーフ ィルタ基板と、前記アクティブマトリクス基板とカラー フィルタ基板の対向間隙に液晶組成物からなる液晶層を 挟持してなる液晶表示装置の製造方法であって、

前記ゲート配線、ソースおよびドレイン配線を、添加元 素としてクロム、チタン、タンタル、ニオブのうちの少 30 なくとも1つ以上を含むモリブデン合金とアルミニウム 合金とを同一エッチング液の一括エッチングで形成する ことを特徴とする液晶表示装置の製造方法。

【請求項4】絶縁基板の内面にゲート配線、ゲート絶縁 層、半導体層、コンタクト層、ソースおよびドレイン配 線、パッシベーション層、画素電極を形成したアクティ ブマトリクス基板と、絶縁基板の内面にカラーフィルタ 層、平滑層、共通電極、絶縁保護層を形成したカラーフ ィルタ基板と、前記アクティブマトリクス基板とカラー フィルタ基板の対向間隙に液晶組成物からなる液晶層を 40 挟持してなる液晶表示装置の製造方法であって、

前記アクティブマトリクス基板のパッシベーション層の 加工にドライエッチングを用い、前記ソースおよびドレ イン配線の添加元素としてクロム、チタン、タンタル、 ニオブのうちの少なくとも1つ以上を含むモリブデン合 金に対するバッシベーション層のエッチング選択比を4 以上としたことを特徴とする液晶表示装置の製造方法。

#### 【発明の詳細な説明】

[0001]

示装置とその製造方法に係り、特に薄膜トランジスタ等 の能動素子を有するアクティブマトリクス型の液晶表示 装置とその製造方法に関する。

#### [0002]

[従来の技術] 液晶表示装置は、基本的には少なくとも 一方が透明なガラス等からなる二枚の基板の間に液晶層 を挟持した液晶パネルを用い、二枚の基板のそれぞれに 形成した画素形成用の電極に選択的に電圧を印加して所 定画素の点灯と消灯を行う型式(所謂、単純マトリクス 型)と、上記の種電極に画素選択用の能動素子(スイッ チング素子)を配置した液晶パネルを形成してこの能動 素子を選択することにより所定画素の点灯と消灯を行う 型式(例えば、薄膜トランジスタ(TFT)を能動素子 として用いるアクティブマトリクス型)とに大別され

【0003】特に、後者のアクティブマトリクス型の液 晶表示装置は、コントラスト性能、髙速表示性能等から 液晶表示装置の主流となっている。

【0004】そして、近年の傾向として画面の大面積化 20 が求められており、大面積の液晶表示装置を構成するた めには、その配線材料として比抵抗の低いアルミニウム (A1) や銅(Cu) が適している。特に、アルミニウ ム配線はその優れた耐食性からこの種の配線材料として 適しており、実用化が進んでいる。

【0005】しかし、一方では、アルミニウム配線は耐 熱性に劣り、シリコン(Si)膜とのコンタクト特性が 良くないという欠点を有している。そのため、アルミニ ウム膜の上下に髙融点の膜を積層している。

【0006】特に、ドレイン配線は画素内での配線長が 長く、開口率に及ぼす影響が大きい。すなわち、断線の 防止のために線幅を広く加工すると、開口率が下がって しまう。

【0007】また、ドレイン配線の形成のために複数回 のホトリソグラフィ工程を施すと、パターン合わせ裕度 を大きくする必要が生じ、開口率の低下の原因となる。 したがって、従来はドレイン配線は1回のホトリソグラ フィ工程でエッチングしていた。

【0008】なお、アルミニウム配線と一括でエッチン グできる材料としては、モリブデン(Mo)とチタン (Ti)を挙げることができる。

【0009】またとの種のアクティブマトリクス型の液 晶表示装置は、例えば特開昭63-309921号公報 がある。

## [0010]

【発明が解決しようとする課題】モリブデン(Mo)膜 とアルミニウム(Al)層の積層構造の一括エッチング は、ウエットエッチング法を用いることで実現できる。 しかし、この場合、モリブデン(Mo)層のドライエッ チング耐性が乏しいため、その上に形成するパッシベー 【発明の属する技術分野】本発明は、高開口率の液晶表 50 ション層の端子部の加工のためのドライエッチング工程

でモリブデン (Mo) 自体がエッチングされ、その下層 のアルミニウム (Al) が表面に現れてしまう。

【0011】 この場合、パッシベーション層の上に画素電極等の透明導電層(酸化物透明導電層、例えばインジウムチンオキサイド: ITO)を形成する場合、アルミニウム(A1)と酸化物透明導電膜とのコンタクト特性が良くなく、接触抵抗が徐々に大きくなるという欠点があった。

【0012】また、純モリブデンはエッチングマスクのレジストや下地膜との密着性が良くなく、レジスト剥が 10れによる断線や基板からの膜剥がれが問題となっていた。

【0013】さらに、チタン(Ti)層とアルミニウム (A1)層とを積層して積層配線とした場合、塩素系ガスを用いてこの積層配線を一括してドライエッチングすることが可能であるが、そのためにはソースおよびドレイン配線の加工時に、その下層にある半導体層(a-Si層)がエッチングされないように保護膜を設けたチャネルパッシベーション構造とする必要があった。

【0014】との場合、所謂バックチャネルエッチング 20 構造と比較して製造工程が複雑になるという欠点があった。

【0015】本発明の目的は、上記従来技術の諸問題を解消し、簡略な層構造のままで、かつ他の層とのエッチング選択性を確保できる合金組成とすることで、電極や配線のバターニング工程を簡素化し、かつ、配線の端子部での接続安定性を確保して製品の信頼性を向上した液晶表示装置とその製造方法を提供することにある。

### [0016]

【課題を解決するための手段】上記目的を達成するため 30 に、本発明は、ゲート配線、ソースおよびドレイン配線 として合金層を採用することで一括エッチングを可能と したものである。本発明の代表的な構成を記述すれば、下記の通りである。

【0017】(1)絶縁基板の内面にゲート配線、ゲート絶縁層、半導体層、コンタクト層、ソースおよびドレイン配線、パッシベーション層、画素電極を形成したアクティブマトリクス基板と、絶縁基板の内面にカラーフィルタ層、平滑層、共通電極、絶縁保護層を形成したカラーフィルタ基板の対向間隙に液晶組成物からなる液晶層を挟持してなり、前記ゲート配線、ソースおよびドレイン配線がモリブデン(Mo)を主成分とし、モリブデンを固溶するクロム(Cr)、チタン(Ti)、タンタル(Ta)、ニオブ(Nb)のうちの少なくとも1つ以上を添加元素として含む合金層と、アルミニウム合金層との積層配線で構成した。

【0018】(2)(1)における前記ゲート配線がモルミニウム層との一括エッチングを施すために、フッ素リブデンークロム合金(Mo-Cr)、またはチタン合系ガスによるドライエッチング耐性を有する合金元素と金とアルミニウム合金の2層からなり、前記ソースおよ50して、モリブデンにクロム、チタン、タンタル、ニオブ

びドレイン配線がモリブデンークロム合金、またはチタン合金とアルミニウム合金、モリブデンークロム合金またはチタン合金の3層構造から構成した。

【0019】(3) 絶縁基板の内面にゲート配線、ゲート絶縁層、半導体層、コンタクト層、ソースおよびドレイン配線、パッシベーション層、画素電極を形成したアクティブマトリクス基板と、絶縁基板の内面にカラーフィルタ層、平滑層、共通電極、絶縁保護層を形成したカラーフィルタ基板の対向間隙に液晶組成物からなるを記が一ト配線、ソースおよびドレイン配線を、添加元素としてクロム、チタン、タンタル、ニオブのうちの少なくとも1つ以上を含むモリブデン合金とアルミニウム合金とを同一エッチング液の一括エッチングで形成することを特徴とする。

【0020】(4)絶縁基板の内面にゲート配線、ゲート絶縁層、半導体層、コンタクト層、ソースおよびドレイン配線、パッシベーション層、画素電極を形成したアクティブマトリクス基板と、絶縁基板の内面にカラーフィルタ層、平滑層、共通電極、絶縁保護層を形成したカラーフィルタ基板と、前記アクティブマトリクス基板とカラーフィルタ基板の対向間隙に液晶組成物からなる液晶層を挟持してなる液晶表示装置の製造方法として、前記アクティブマトリクス基板のパッシベーション層の加工にドライエッチングを用い、前記ソースおよびドレイン配線の添加元素としてクロム、チタン、タンタル、ニオブのうちの少なくとも1つ以上を含むモリブデン合金に対するパッシベーション層のエッチング選択比を4以上としたことを特徴とする。

【0021】次に、上記の構成としたことによって本発明の目的が達成できる理由について詳細に説明する。

【0022】チャネルエッチング構造の薄膜トランジスタ(TFT)においては、ソースおよびドレイン配線のエッチングにはウエットエッチング法が適している。ドライエッチング法では、フッ素系ガス、塩素系ガスのどちらでも、その下層の半導体層であるa-Si層の選択比が小さく、当該配線だけをエッチング加工することはできないためである。

【0023】純モリブデン(Mo)層とアルミニウム層との積層配線は、りん酸、硝酸、酢酸、水からなるウエットエッチング液を用いることで、a-Si層との選択比を充分に確保しつつ、その積層構造の膜を一括でエッチングすることができる。

【0024】しかしその後、パッシベーション層のエッチングにドライエッチング法を用いる際に、純モリブデンは耐性を有しないため、りん酸系エッチング液でのアルミニウム層との一括エッチングを施すために、フッ素系ガスによるドライエッチング耐性を有する合金元素と

のうちの少なくとも1つ以上を含む元素を添加する。

【0025】これらの元素はモリブデンと全組成で固溶 する。すなわち、モリブデン母相中に第2相として析出 しない。上記の元素を少量添加してもモリブデン中に均 一に添加されるため、モリブデン合金のエッチング挙動 が層内で不均一になることはない。

【0026】すなわち、モリブデン合金のエッチング特 性、および層上に形成されたパッシベーション層(窒化 シリコン: SiN) 層のドライエッチング時のドライエ ッチング耐性において、エッチングレートの不均一によ 10 り層内で部分的にエッチング残渣が発生することはな 4.5

【0027】また、クロム、チタン、タンタル、ニオブ の元素はフッ化物の沸点がモリブデンよりかなり高いた めに、これらの元素の少量の添加により合金層のドライ エッチング耐性を増加させることができる。

【0028】モリブデンにクロムを添加する場合、クロ ムを0.5wt%以上添加することでりん酸系エッチン グ液でのエッチング加工を可能としつつ、ドライエッチ ング耐性を付加することができる。

【0029】クロムを添加した場合のりん酸系エッチン グ液では、クロム自体のエッチングはできないが、クロ ムはモリブデンと全組成で固溶体を形成する元素である ため、第2相を層内に分散することがない単一相となる ため、クロム自体はりん酸系エッチング液で溶解しなく ても、少量であればエッチング加工が可能となる。

【0030】上記元素の添加量の上限はエッチングレー トによって決まる。10wt%の添加でモリブデン合金 自体がエッチングできなくなることが分かったので、ク ロムの添加量は0.5 w t %以上10 w t %未満である 30 ことが望ましい。

【0031】モリブデンにチタンを0.5wt%以上添 加することで、フッ素系エッチングガスに対するドライ エッチング耐性が得られ、添加量の増加と共にパッシベ ーション層との選択比は増大する。

【0032】チタン、タンタル、およびニオブを添加す る場合も同様に、りん酸系エッチング液ではこれら自体 のエッチングはできない。チタン、タンタル、およびニ オブはモリブデンと全組成で固溶するため、合金として 5wt%程度までは除去できる。さらに、りん酸、硝 酸、酢酸、水をエッチング液にフッ酸またはフッ化アン モニウムを0.5 w t %以上添加することで、チタン、 タンタル、およびニオブを溶解させることができる。

【0033】この場合、フッ酸またはフッ化アンモニウ ムの添加量が多過ぎると、配線のエッチング後のオーバ ーエッチング時にa-Si層、およびゲート絶縁層(S iN層)のエッチングレートも増大し、エッチングされ てしまうので、添加量の上限は10wt%程度である。

【0034】チタン、タンタル、およびニオブの添加量 が多いほど、エッチング液中へのフッ酸またはフッ化ア 50 ニウム合金層の上下にモリブデン合金層を重ねた3層構

ンモニウムの添加量も増加させる必要がある。しかし、 合金元素をエッチングしつつ、a-Si層のエッチング を最小限に抑えるためには、ファ酸またはファ化アンモ ニウムの添加量は5wt%以内がよい。

【0035】との添加範囲でエッチングできるチタン、 タンタル、およびニオブの添加量は20wt%以内であ る。したがって、モリブデン中へのチタン、タンタル、 およびニオブの添加量は0.5 w t %以上で20 w t % 未満である。

【0036】以上のモリブデンークロム、チタン、タン タル、ニオブ合金とを積層することで、モリブデン合金 とアルミニウムの積層構造を一括エッチング加工をする ことができる。

[0037] これらの合金元素の添加量が多い程、モリ ブデン合金のエッチングレートは遅くなる。したがっ て、その添加量を制御することでモリブデン合金とアル ミニウム合金とのエッチングレートを調整することが可 能となり、積層構造のエッチング形状制御を行うことが できる。

【0038】また、モリブデン合金層とアルミニウム合 20 金層が略々同様のエッチングレートとなるようにエッチ ング液の組成を調整することで、配線の端面形状を順テ ーパ形状に加工することが可能である。

【0039】さらに、純モリブデンはその酸化膜が緻密 でないこと、およびモリブデンの酸化物が現像液によっ てエッチングされることで、レジストと金属層との間に 隙間が生じ易い。その結果、この隙間にエッチング液が 滲み込み、配線寸法の細りや断線に到る可能性がある。 酸化物がアルカリ現像液に対して安定なチタン、タンタ ル、ニオブ、クロムを添加することで、溶解を防止し、 配線細りを防止することができる。

【0040】特に、チタンを添加すると、表面に生成し た酸化チタン (TiO,) が光に反応し、表面に付着し た有機物を自ら分解するため、表面汚染を自ら除去で き、レジストの密着性を安定化し、局部的なレジスト欠 陥を防止できる。

【0041】また、チタンを添加すると、表面汚染が除 去され、疎水性のモリブデン表面を新水性に変えること ができる。モリブデン表面を新水性とすることで、表面 40 での水しみ発生を抑制し、局部的酸化や汚染を防止でき

【0042】ゲート配線の場合、アルミニウム層上のみ にモリブデン合金を積層した2層構造の配線とする。と れは、絶縁基板(ガラス基板)上ではモリブデン層の密 着性が落ちるためである。また、絶縁基板であるガラス 基板の微細な傷に起因する潜傷断線を防止するためには 当該絶縁基板上にアルミニウム層を直接形成したほうが 良い。

【0043】ソースおよびドレイン配線の場合、アルミ

造とすることで、下層ではa-Si層とのコンタクト を、また上層では最上層に形成される透明画素電極との コンタクトを確保できる。

【0044】上記本発明の構成とすることにより、ゲー ト、ソースおよびドレイン配線を低抵抗化することがで き、大面積のアクティブマトリクス基板を5回のホトリ ソグラフィプロセスで製造できる。さらに、低抵抗ドレ イン配線を細線化できるため、開口率を大幅に向上させ るとができる。

【0045】なお、本発明は前記の構成に限定されるも のではなく、本発明の技術思想を逸脱することなく種々 の変更は可能である。

[0046]

【発明の実施の形態】以下、本発明の実施の形態につ き、実施例の図面を参照して詳細に説明する。

【0047】図1は本発明による液晶表示装置の一実施 例を説明する要部の模式断面図である。この液晶表示装 置は、ガラス基板1の内面に薄膜トランジスタTFTな どを形成したアクティブマトリクス基板と、同じくガラ ス基板12の内面にカラーフィルタ14などを形成した 20 カラーフィルタ基板との対向間隙に液晶組成物からなる 液晶層18を挟持して構成される。

[0048]また、図2は本発明による液晶表示装置の 一実施例のゲート配線の積層構造を説明する要部模式断 面図、図3は本発明による液晶表示装置の一実施例のソ ースおよびドレイン配線の積層構造の一例を説明する要 部模式断面図である。なお、図4は薄膜トランジスタT FTから離れた場所におけるソースおよびドレイン配線 で、その端部で配線端子を構成する構造を示す。

【0049】すなわち、図1に示したように、アクティ 30 ブマトリクス基板は、ガラス基板 1 の内面にアルミニウ ム配線2としてアルミニウム-9wt%ニオブ合金を成 膜する。次いで、モリブデン層3として、モリブデンー 5 w t % クロム合金 (Mo-5 w t % Cr)、またはモ リブデン-10wt%チタン合金(Mo-10wt%T i)をスパッタリング法で成膜温度120°Cで連続成 膜する。

【0050】ゲート配線のレジストバターンをホトリソ グラフィ法で形成した後、りん酸、硝酸、酢酸、水から なるエッチング液で一括ウエットエッチングする。モリ 40 ブデン合金としてMo-10wt%Ti合金を採用した 場合には、さらにフッ化アンモニウムを添加したエッチ ング液を用いる。モリブデン合金のエッチングレートが アルミニウム合金より僅かに速くなるように、モリブデ ン合金の組成とエッチング液の組成を調整することによ って、図2に示したように配線の端面形状を順テーパ形 状に加工する。

【0051】ゲート配線のエッチング後、レジストを剥 離し、プラズマCVD法でSiNのゲート絶縁層4、i -a-Si層5とn+a-Si層6を連続成膜する。そ 50 6をドライエッチング法でエッチングして除去する。

して、a-Si層の島を加工するためにゲート配線の加 工と同様にレジストを塗布し、ドライエッチング法で i - a - S i 層 5 と n + a - S i 層 6 をエッチング加工す

【0052】a-Si層の島の加工用レジストを剥離 後、図3に示したように、ソースおよびドレイン配線の ためのモリブデンーチタン合金(Mo-Ti合金)層 2'、アルミニウム-ニオブ合金 (A1-Nb合金)層 2、モリブデン-チタン合金 (Mo-Ti合金) 層3を 連続成膜して3層構造層を作成する。次に、ホトリソグ ラフィ工程でソース電極とドレイン電極用のレジストを 形成する。

【0053】そして、ゲート配線のエッチング加工と同 様に、りん酸、硝酸、酢酸、水からなる混酸のエッチン グ液で上記の多層構造層を一括でエッチング加工する。 硝酸を添加したりん酸でエッチングした場合、純モリブ デン (Mo) のエッチングレートはアルミニウム (A 1) のエッチングレートよりはるかに速いため、モリブ デン層のみが速く速くエッチングされ、良好な形状にな らない。そのため、モリブデン(Mo)にクロム(C r)、チタン(Ti)、タンタル(Ta)を添加して合 金のエッチングレートを低下させ、アルミニウムのエッ チングレートを若干上回るようにする。

【0054】図5は金属配線のウエットエッチングレー トの合金添加量依存性の説明図である。なお、図5には 参考としてタングステン (W) を添加したモリブデン合 金の添加量依存性も示してある。

[0055] すなわち、クロム(Cr)では2wt%の 添加、チタン (Ti) とタンタル (Ta) では5~20 wt%の添加で、モリブデン合金のエッチングレートを アルミニウム (A1) のそれより僅かに速く速く設定で きる。

【0056】また、上記の混酸の組成を調整すること で、3層の積層構造層の配線の端面形状を順テーバ形状 に加工することが可能となる。

【0057】積層構造層の連続エッチングではエッチン グ時間が長くなるが、チタンを添加することでモリブデ ン合金とレジストの密着性を大幅に向上できる。純クロ ムでは表面酸化膜が現像液に溶解し易く、その結果とし てレジストと積層構造層の間の界面に微小な空洞が形成 され、そこにエッチング液が滲み込んで配線が局部的に 細くなったり、断線したりする。

【0058】しかし、添加したチタンが酸化して酸化チ タンとなることで、表面の汚染物が分解され、表面の新 水性を増すことができる。その結果、局部的な水しみを 防止でき、レジストの密着不良に起因する断線を防止す ることができる。

【0059】次に、ソースおよびドレイン配線のパッシ ベーションをマスクとしてチャネル部のn+a-Si層 (6)

【0060】その後、CVD法を用いてパッシベーション層10としての窒化シリコン層(SiN)を成膜する。

【0061】ゲート配線とドレイン配線のそれぞれの端子において、各端子上にスルーホールを形成する。ドレイン配線のスルーホールは図1に符号19で示し、ゲート配線のスルーホールは図4の符号20で示してある。【0062】図4に示したように、ゲート配線端子を形成する場合は、パッシベーション層10およびゲート絶縁層4の両方の層に穴を開ける。本実施例では、同一の10ホトマスクでスルーホールパターンを形成し、ドライエッチング法で両層を同時に加工する。

【0063】バッシベーション層10の最上部にエッチングレートの速い層を形成し、最上部が優先的にサイドエッチングされるようにすることで、バッシベーション層10とゲート絶縁層4の端面形状を順テーパ状に加工する。

【0064】ゲート配線端子部分のバッシベーション層 10 およびゲート絶縁層4の膜厚は図1に示した薄膜トランジスタTFT部分よりも厚いため、ゲート配線端子 用に加工するスルーホール20は、ドレイン電極または ソース電極のスルーホール19より深い。したがって、当該スルーホールの加工中に、ドレインおよびソース配線のスルーホール19が先に加工され。その下層の電極、すなわち図1のアルミニウム合金層8とモリブデン合金層9の積層構造の電極は長時間ドライエッチング雰囲気に曝されることになる。

【0065】とのとき、上記下層の積層構造の上層の金属が純モリブデンであるとエッチングレートが速く、当該純モリブデン層の下層のアルミニウム層が上層に現れ 30 てしまう。この上層の純モリブデン層のドライエッチング耐性を増すために、種々の元素を添加した場合のドライエッチングレートを図6に示した。

【0066】すなわち、図6は金属配線のドライエッチングレートの合金添加量依存性の説明図である。図6に示したように、検討した全ての元素においてドライエッチングレートを遅くする効果がある。これは、合金化することで各元素の結合エネルギーが増加するためと考えられる。これらの中で、特にニオブ(Nb)では約17at%、タンタル(Ta)では約4at%、チタン(Ti)では約3at%、クロム(Cr)では約2at%以上添加したものでは、ドライエッチングレートをバッシベーション層10である窒化シリコン(SiN)のドライエッチングレートの1/4以下に低下させることができる。

【0067】とのととは、上記の元素を添加したモリブデン合金では、ドライエッチングレートを窒化シリコンの1/4以下に低下させるととができる。すなわち、上記の元素を添加したモリブデン合金をアルミニウム層の上層に積層するととによってドレインおよびソース配線 50

端子用のスルーホールの電極表面にアルミニウムが現れることを防止することができる。

【0068】ドライエッチング耐性が向上することから、抵抗的に問題がなければ、Mo-Ti、Mo-Ta、Mo-Cr、Mo-Wの単相でも配線として適用できる。この場合も、エッチングにはウエットエッチングを用いることができる。

【0069】とのスルーホールの形成後、ドレインおよいソース電極では画素電極となるITO(インジウムチンオキサイド)膜を、また、ドレイン配線端子ではその上部に形成するITO膜11とのコンタクトを良好に保つことができ、配線の端子部での接続安定性を確保して製品の信頼性を向上した液晶表示装置を提供することができる。

[0070]次に、本発明を適用したアクティブマトリクス型液晶表示装置の要部構成について説明する。

【0071】図7は本発明を適用した液晶表示装置のア クティブマトリクス基板上に形成した一画素部分の模式 平面図である。1はアクティブマトリクス基板、2Aは ゲート配線(電極)、3Aはドレイン配線、3Bはドレ イン電極、3Cはソース電極、11Aは画素電極、5は 半導体層、19はコンタクトホール、TFTは薄膜トラ ンジスタを示す。なお、上記ドレイン配線3Aとドレイ ン電極、3Bおよびソース電極3Cは、同一の積層構造 であるため、図1ではドレインおよびソース配線(電 極)として一括で表示してある。また、ドレイン配線 (電極) 3 A とソース配線(電極) 3 B は、動作中入れ 替わるものであるた、説明の都合上、図1においてはド レインまたはソース配線(電極)として説明してある。 【0072】そして、ドレイン配線3A、ドレイン電極 3B、ソース電極3Cは図1におけるアルミニウム合金 層8とモリブデン合金層9の積層構造からなり、ゲート 配線(電極)2Aは図1におけるアルミニウム合金層2 とモリブデン合金層3の積層構造からなる。

【0073】ゲート配線(電極)2Aを形成した基板1の表面の全域には、ゲート配線(電極)2Aと、ドレイン配線3Aとドレイン電極3Bおよびソース電極3Cとの層間絶縁を図るためのゲート絶縁層4として窒化シリコン(SiN)層が形成される(図1)。

【0074】そして、ゲート電極2Aとドレイン配線3Aで囲まれる画素領域の一角におけるゲート絶縁層4の上部には薄膜トランジスタTFTが形成される。この薄膜トランジスタTFTの形成領域においては、ゲート絶縁膜として機能するパッシベーション層4の上層で前記ゲート電極3Bの上部に位置するゲート絶縁層4の表面にはゲート電極2Aに跨がるようにしてアモルファスシリコン(a-Si)からなる半導体層5が形成されている。

【0075】そして、この半導体層5は、ドレイン電極 3Bとソース電極3Cの形成領域の下層となるように形 (7)

11

成されている。ドレイン電極3Bとソース電極4を半導体層5との積層構造とするのは、段切れ防止と交差するゲート電極3Aとの間の容量を低減させるためである。【0076】薄膜トランジスタTFTの形成領域における半導体層5の表面にはドレイン電極3Bおよびソース電極3Cが形成され、これら各電極3B、3Cはそれを平面的に見た場合に前記ゲート電極2Aを間にして互いに対向して配置される。

【0077】なお、半導体層5の表面のドレイン電極3 Bおよびソース電極3 Cとの界面には当該半導体層5に 10 高濃度の不純物がドープされたコンタクト層が形成されているが図示は省略してある。この高濃度の不純物層は、半導体層5を形成した時点でその全面に形成されており、その後に形成するドレイン電極やソース電極をマスクとして当該各電極から露出している不純物層をエッチングすることによって形成される。そして、ドレイン電極3 Bおよびソース電極3 Cは、同一の工程で、かつ同一の材料で形成される。

【0078】また、図7に示したように、ソース電極3 Cは画素電極11Aの形成領域にまで延在して形成され、この延在部において前記画素電極11Aとのコンタクトをとるように構成されている。図1ではこの画素電極11AをITO11として示してある。

【0079】とのように加工された基板1の表面の全域には、前記薄膜トランジスタTFTへの液晶の直接接触を回避するために、例えばシリコン窒化膜(SiN)からなるパッシベーション層10が形成される(図1)。 このパッシベーション層10には前記ソース電極3Cの延在部の一部を露出させるコンタクトホール19が形成されている。

【0080】そして、このパッシベーション層10の上面における画素領域内には、ITO膜等の透明導電層からなる画素電極5が形成される。この画素電極11Aはコンタクトホール19を通してソース電極3Cと電気的に接続される。

【0081】との場合、画素電極11Aの一部は、薄膜トランジスタTFTを駆動するためのゲート電極2Aとは異なる他の隣接ゲート電極2A、上まで延在するように形成され、これによって画素電極11と隣接ゲート電極2A、との間に介在されるゲート絶縁層4およびパッシベーション層10の積層体を誘電体膜とする付加容量Caddが構成される。

【0082】なお、図1に示したように、上記のように 各種の成膜がなされたアクティブマトリクス基板1は液 晶層18を挟んで他方の基板 (カラーフィルタ基板) 1 2と貼り合わせられる。このカラーフィルタ基板12の 液晶層LC側にはブラックマトリクス13で区画された 複数のカラーフィルタ14と、このカラーフィルタ14とブラックマトリクス13を覆う平滑層15を介して各 画素領域に共通な共通電極16が例えばITOで形成さ 50

れている。なお、共通電極16の上層には保護膜17が成膜され、さらにこの保護膜17と液晶層18の界面、およびアクティブマトリクス基板1の液晶層18との界面には液晶層18を構成する液晶組成物の配向方向を規制する配向膜がそれぞれ成膜されているが、図示は省略してある。

【0083】以上説明した構成とすることによって、各種配線(電極)を良好に形成するとともに、その端子部での接続安定性を確保して製品の信頼性を向上した液晶表示装置を得ることができる。

【0084】図8は本発明を適用した液晶表示装置を構成するアクティブマトリクス基板の一画素付近の配線構造を説明する模式平面図であって、1は基板、2Aゲート配線、2A′は隣接ゲート配線、3Aはドレイン配線、3A′は隣接ドレイン配線、3Bはドレイン電極、3Cはソース電極、11Aは画素電極、TFTは薄膜トランジスタ、Caddは付加容量素子を示す。

【0085】アクティブマトリクス基板1の周辺を除く中央部は表示領域となっており、前記したように、との表示領域には他方の基板であるカラーフィルタ基板と貼り合わせ間隙に液晶層が封止されている。

【0086】そして、この表示領域には図中X方向に延在するゲート配線2A、2A'とY方向に併設されるドレイン配線3Aが形成されている。また、このゲート配線2A、2A'と絶縁されてY方向に延在し、かつX方向に併設されるドレイン電極3Bとソース電極3Cが形成されている。

【0087】 これらゲート配線2A、2A、およびドレイン配線3A、3A、で囲まれた領域がそれぞれ1画素の領域を構成している。すなわち、上記表示領域はマトリクス状に配置された多数の画素領域の集合体で形成されることになる。

【0088】各画素領域は、ゲート配線2Aからの走査信号の供給によってオンとされる薄膜トランジスタTFTと、このオンとされた薄膜トランジスタTFTを介してドレイン配線3Aからの映像信号が供給される画素電極11Aとが形成されている。

【0089】また、これらの薄膜トランジスタTFTおよび画素電極11Aの他に、薄膜トランジスタTFTを駆動するゲート配線2Aとは異なる他の隣接走査信号線2A、と画素電極11Aとの間に付加容量素子Caddが形成されている。

【0090】との付加容量素子Caddは、薄膜トランジスタTFTがオフとされても画素電極5に映像信号を長く蓄積させておくために設けられている。

【0091】との種の液晶表示装置においては、画素を 選択するための上記した各種配線が基板1上に各種の成 膜手段とパターニング手段を用いて前記実施例で説明し たように形成されている。

【0092】図9は本発明を適用したアクティブマトリ

クス型液晶表示装置の全体構成を説明する展開斜視図で ある。同図は本発明による液晶表示装置(以下、液晶表 示パネル,回路基板,バックライト、その他の構成部材 を一体化したモジュール: MDLと称する) の具体的構 造を説明するものである。

13

【0093】SHDは金属板からなるシールドケース (メタルフレームとも言う)、WDは表示窓、INS 1 ~3 は絶縁シート、PCB1~3 は回路基板 (PCB1 はドレイン側回路基板:映像信号配線駆動用回路基板、 PCB2はゲート側回路基板:走査信号配線駆動用回路 10 基板、PCB3はインターフェース回路基板)、JN1 ~3は回路基板PCB1~3同士を電気的に接続するジ ョイナ、TCP1、TCP2はテープキャリアパッケー ジ、PNLは液晶パネル、GCはゴムクッション、IL Sは遮光スペーサ、PRSはプリズムシート、SPSは 拡散シート、GLBは導光板、RFSは反射シート、M CAは一体化成形により形成された下側ケース(モール ドフレーム)、MOはMCAの開口、LPは蛍光管、L PCはランプケーブル、GBは蛍光管LPを支持するゴ ムブッシュ、BATは両面粘着テープ、BLは蛍光管や 導光板等からなるバックライトを示し、図示の配置関係 で拡散板部材を積み重ねて液晶表示モジュールMDLが 組立てられる。

【0094】液晶表示モジュールMDLは、下側ケース MCAとシールドケースSHDの2種の収納・保持部材 を有し、絶縁シートINS1~3、回路基板PCB1~ 3、液晶表示パネルPNLを収納固定した金属製のシー ルドケースSHDと、蛍光管LP、導光板GLB、プリ ズムシートPRS等からなるバックライトBLを収納し た下側ケースMCAとを合体させてなる。

【0095】ドレイン側回路基板PCB1には液晶表示 パネルPNLの各画素を駆動するための集積回路チップ が搭載され、またインターフェース回路基板PCB3に は外部ホストからの映像信号の受入れ、タイミング信号 等の制御信号を受け入れる集積回路チップ、およびタイ ミングを加工してクロック信号を生成するタイミングコ ンパータTCON等が搭載される。

【0096】上記タイミングコンバータで生成されたク ロック信号はインターフェース回路基板PCB3および 映像信号線駆動用回路基板PCB1に敷設されたクロッ ク信号ラインCLLを介して映像信号線駆動用回路基板 PCB1 に搭載された集積回路チップに供給される。

【0097】インターフェース回路基板PCB3および 映像信号線駆動用回路基板PCB1は多層配線基板であ り、上記クロック信号ラインCLLはインターフェース 回路基板PCB3および映像信号線駆動用回路基板PC Blの内層配線として形成される。

【0098】なお、液晶表示パネルPNLはTFTおよ び各種の配線/電極を形成したTFT基板と、カラーフ ィルタを形成したフィルタ基板の2枚の基板を貼り合わ 50 12 カラーフィルタ基板

せ、その間隙に液晶を封止してなり、TFTを駆動する ためのドレイン側回路基板 PCB1、ゲート側回路基板 PCB2およびインターフェース回路基板PCB3がテ ープキャリアパッケージTCP1、TCP2で接続さ れ、各回路基板間はジョイナ j N 1, 2, 3 で接続され ている。

【0099】上記の液晶表示装置によれば、その液晶パ ネルの各種配線や電極の製造工程を短縮できると共に、 断線等の発生を低減した信頼性の高い液晶表示装置を提 供できる。

【0100】なお、本発明は上記の薄膜トランジスタ型 の液晶表示装置に限らず、他の型式の液晶表示装置、そ の他の半導体素子の配線あるいは電極のパターニング加 工にも同様に適用できる。

#### [0101]

【発明の効果】以上説明したように、ゲート配線(電 極)、ソースおよびドレイン配線(電極)をモリブデン を主成分とし、モリブデンを固溶するクロム、チタン、 タンタル、ニオブのうちの少なくとも1つ以上を添加元 素として含む合金層と、アルミニウム合金層との積層配 20 線で構成したことにより、画面の大面積化のための配線 の低抵抗化が容易となり、かつ当該配線や電極のホトエ ッチング工程を簡略化して、低コストかつ表示不良のな い高信頼性の液晶表示装置を提供することができる。

【図面の簡単な説明】

【図1】本発明による液晶表示装置の一実施例を説明す る要部の模式断面図である。

【図2】本発明による液晶表示装置の一実施例のゲート 配線の積層構造を説明する要部模式断面図である。

【図3】本発明による液晶表示装置の一実施例のソース 30 およびドレイン配線の積層構造の一例を説明する要部模 式断面図である。

【図4】本発明による液晶表示装置の一実施例のソース およびドレイン配線の端部での配線端子の構造の一例を 説明する要部模式断面図である。

【図5】金属配線のウエットエッチングレートの合金添 加量依存性の説明図である。

【図6】金属配線のドライエッチングレートの合金添加 量依存性の説明図である。

【図7】本発明を適用した液晶表示装置のアクティブマ トリクス基板上に形成した一画素部分の模式平面図であ る。

【図8】本発明を適用した液晶表示装置を構成するアク ティブマトリクス基板の一画素付近の配線構造を説明す る模式平面図である。

【図9】本発明を適用したアクティブマトリクス型液晶 表示装置の全体構成を説明する展開斜視図である。


#### 【符号の説明】

1 アクティブマトリクス基板


(8)

- 18 液晶層
- 2 アルミニウム合金層
- 3 モリブデン合金層
- 4 ゲート絶縁層
- 5 半導体層 (i-a-Si層)
- 6 コンタクト層 (n+a-Si層)
- 7 モリブデン合金層

15



【図3】



\*8 アルミニウム合金層


9 モリブデン合金層

10 パッシベーション層

11 透明導電層(ITO)


12 モリブデン合金層

19,20 スルーホール。





[図4]

図4












【図7】



## フロントページの続き

(51)Int.Cl.'

識別記号

H O 4 N 5/66

102

FΙ

H01L 29/78

テーマコード(参考)

616V 616U

617M

617L

(72)発明者 落合 孝洋

千葉県茂原市早野3300番地 株式会社日立

製作所電子デバイス事業部内

Fターム(参考) 2H092 JA26 JA28 JA29 JA40 JA44

JA46 JB57 JB64 KA05 KA07

KA12 KA19 KB24 MA07 MA18

NA27 NA28

5C058 AA09 AB01 BA08 BA35

5C094 AA02 AA44 BA03 BA43 CA19

CA23 DA13 DA14 DA15 EA04

EA07 EB02 ED02 FB12 FB14

GB01

5F110 AA16 BB01 CC07 DD02 EE03

EE06 EE14 EE23 EE44 FF03

FF30 GG02 GG15 GG35 GG45

HK03 HK06 HK09 HK16 HK22

HK33 HK35 HL07 HM03 NN02

NN24 NN35 NN72 QQ03 QQ05

124 14133 14172 QQ

QQ09